EETimesbeschreibt im einem Artikel ein neues Speicherdesign von Joseph Ashwood. Nach eigenen Angaben verwendet Ashwood in seinem Entwurf neben dem Prinzip, nachdem moderne Multikern-Prozessoren aufgebaut sind, auch Techniken, die aus der Verschlüsselung stammen und will so Hunderte von Speicheroperationen gleichzeitig ermöglichen. Dabei werden die Speicherzellen und deren Zugriff neu organisiert und dadurch effizienter genutzt.
Dies wirkt sich auch auf die Transferrate aus, die bei DDR2 bei 12 GB/sec liegt, bei der neuen Architektur aber bereits bei Flash-Speicher 16 GB/sec erreichen soll. Dies könnte besonders bei Solid-State-Festplatten einen enormen Geschwindigkeitszuwachs bedeuten, auch wenn sich die Zugriffszeiten durch neue Design von 20 bis 50 auf 50 bis 70 Nanosekunden erhöhen würden.
Ein weiterer wesentlicher Unterschied zu bisherigem Speicher ergibt sich durch den parallelen Aufbau. Je mehr Speicherzellen bei bisherigem Speicher hinzugefügt werden, umso langsamer wird er. Das Gegenteil sei beim parallelen Aufbau der Fall, je mehr Speicherzellen, desto schneller. Doppelt soviele Speicherzellen seien gleichbedeutend mit doppelter Leistung.
Allerdings existiert dies alles nach wie vor nur als Simulation. Für einen Chiphersteller wäre es jedoch kein Problem, einen Prototypen in nur drei Monaten zu entwickeln, so Ashwood.
Nur angemeldete Benutzer können kommentieren und bewerten.
Dein Kommentar wurde nicht gespeichert. Dies kann folgende Ursachen haben:
1. Der Kommentar ist länger als 4000 Zeichen.
2. Du hast versucht, einen Kommentar innerhalb der 10-Sekunden-Schreibsperre zu senden.
3. Dein Kommentar wurde als Spam identifiziert. Bitte beachte unsere Richtlinien zum Erstellen von Kommentaren.
4. Du verfügst nicht über die nötigen Schreibrechte bzw. wurdest gebannt.
Bei Fragen oder Problemen nutze bitte das Kontakt-Formular.
Nur angemeldete Benutzer können kommentieren und bewerten.
Nur angemeldete Plus-Mitglieder können Plus-Inhalte kommentieren und bewerten.